fpga-jpeg-verilog在fpga平臺使用verilog語言進行jpeg算法實現
標簽： fpga-jpeg-verilog verilog fpga jpeg
上傳時間： 2013-08-28
上傳用戶：zoudejile
上傳時間： 2013-12-14
上傳用戶：咔樂塢
~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}
標簽： IzWwR IRTWw JGR 8vQ
上傳時間： 2015-02-22
上傳用戶：ommshaggar
完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路
標簽： convolution transection circular encoder
上傳時間： 2014-01-20
上傳用戶：waizhang
鍵盤鼠標的原代碼,用FPGA實現,使用Verilog HDL編寫,已經使用FPGA驗正過了,完全可以用
標簽： FPGA Verilog HDL 鍵盤
上傳時間： 2013-12-12
上傳用戶：athjac
b to b 模式 電子商務系統 ，c# 開發 , B/S結構
標簽： to 模式 電子商務系統
上傳用戶：hanli8870
FPGA上的VERILOG語言編程。通過查找表實現直接數字頻率合成。在主控部分通過鍵盤選擇正弦波，方波，三角波，斜波，以及四種波形的任意兩種的疊加，以及四種波形的疊加；通過控制頻率控制字C的大小，以控制輸出波形頻率，實現1Hz的微調；通過地址變換實現波形相位256級可調；通過DAC0832使波形幅值256級可調；通過FPGA內部RAM實現波形存儲回放；并實現了每秒100HZ掃頻。
標簽： VERILOG FPGA 語言編程 查找表
上傳時間： 2015-09-27
上傳用戶：songrui
運行在FPGA上的Verilog程序，實現對ADC的控制。在控制模塊提供的時鐘及控制信號下工作，完成模擬信號的量化和編碼。
標簽： Verilog FPGA 運行 程序
上傳時間： 2014-01-19
上傳用戶：3到15
關于用鍵盤與FPGA通信的verilog代碼,精辟好
標簽： verilog FPGA 鍵盤 通信
上傳時間： 2013-11-29
上傳用戶：lxm
樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不重複 (3) 每個節點內的指標個數為元素個數加一 (4) 第 i 個指標所指向的子節點內的所有元素值皆小於父節點的第 i 個元素 (5) B 樹內的所有末端節點深度一樣
標簽： MIN 元素 tree
上傳時間： 2017-05-14
上傳用戶：日光微瀾
蟲蟲下載站版權所有 京ICP備2021023401號-1
<center id="86ao8"></center>
<li id="86ao8"></li>
